Profile picture
Données administratives

Giovanni De Micheli

giovanni.demicheli@epfl.ch +41 21 693 09 11 http://si2.epfl.ch/~demichel/

Expertise

Technologies de conception pour les systèmes intégrés, tels que la synthèse, le codesign de HW/SW et la conception de basse puissance. Technologies de conception des systèmes sur les plateformes hétérogènes comprenant les composants électriques, et biologiques.

En savoir plus

Publications représentatives

Synthesis and Optimization of Digital Circuits

G. De Micheli
Published in McGraw-Hill, 1994. in

Networks on Chips

G. De Micheli and L. Benini
Published in Morgan Kaufmann, 2006. in

Policy Optimization for Dynamic Power Management

L. Benini, A. Bogliolo, G. Paleologo and G. De Micheli
Published in IEEE Transactions on CAD, Vol. 18, No. 6, June 1999, pp. 813-833. in

Enseignement et PhD

A dirigé les thèses EPFL de

Luca Gaetano Amarù (2015), Camilla Baj-Rossi (2015), Mohamed Haykel Ben Jamaa (2009), Shashi Kanth Bobba (2013), Cristina Boero (2012), Andrea Cavallini (2013), Andrea Costamagna (2026), Francesca Criscuolo (2020), Abhishek Garg (2009), Hassan Ghasemzadeh Mohammadi (2016), Seyedeh Sara Ghoreishizadeh (2015), Winston Jason Haaswijk (2019), Aya Mohamed Naguib Ahmed Ibrahim (2018), Siang-Yun Lee (2024), Michele De Marchi (2015), Giulia Meuli (2021), Fereshte Mozafari (2023), Mandresy Ivan Ny Hanitra (2021), Jacopo Olivo (2013), Francesca Puppo (2016), Somayyeh Rahimian Omam (2015), Giovanni Vincenzo Resta (2019), Bruno Schmitt Antunes (2022), Ciprian Seiculescu (2012), Stefanos Skalistis (2017), Xifan Tang (2017), Irene Taurino (2015), Alessandro Tempia Calvino (2024), Eleonora Testa (2020), Hu Xu (2012), Wenqi You Dubout (2014), Francesco Zanini (2011), Jian Zhang (2016)

A co-dirigé les thèses EPFL de

Nima Aliakbari (2017), Giulia Beanato (2014), Julien Michel Ghaye (2015), Davide Sacchetto (2013), Francesca Stradolini (2018), Ioulia Tzouvadaki (2017)

Cours

Design technologies for integrated systems

CS-472

La synthèse hardware est le processus de transformation - itérativement raffiné, détaillé et optimisé - d'une représentation faite en langage de description matérielle en un circuit. Ce cours présente les algorithmes, outils et méthodes de la compilation matérielle et de la synthèse logique.